Aplicació real del relé de temps de la màquina d'envasat blister

El nucli IC del circuit de retard està format per un divisor de freqüència/comptador sèrie binari de 14-bits. El CI està format per un oscil·lador i un 14-divisor de freqüència d'etapa. La part de l'oscil·lador pot estar composta per una resistència Rt i un condensador Cr per generar un oscil·lador fix. Freqüència d'oscil·lació, l'ona rectangular generada per la vibració principal pot entrar al 14-divisor de freqüència de l'etapa i obtenir diferents coeficients de divisió de freqüència mitjançant 10 terminals de sortida (la divisió de freqüència mínima pot obtenir 16 divisió de freqüència Q4, i la freqüència màxima pot obtenir 16384 divisió de freqüència Q14). Es pot obtenir el control de temps desitjat. Després que arribi el retard de la divisió de freqüència, l'alt nivell del terminal de sortida fa que el transistor del circuit d'accionament condueixi, per tal d'executar l'operació del relé, i el contacte de retard corresponent realitza un control de temporització als circuits perifèrics necessaris i també l'oscil·lació IC. segueix l'alta tensió de sortida. Aplaneu el V6 per aturar la vibració. El tub emissor de llum V1 també funciona amb el relé alhora, que serveix com a indicació d'arribada retardada. El terminal de neteja públic integrat Cr (pin 12) genera pics instantanis al circuit diferencial format per C4 i R3 quan el circuit està encès, que reinicia i esborra la sortida del comptador i atura l'oscil·lació alhora. Un cop acabat el moment d'encesa, l'oscil·lador comença a oscil·lar i el circuit entra a l'estat de treball de retard de divisió de freqüència.